 | ||
| ▲ UNIST 전자전기컴퓨터공학부 김경록 교수 연구팀. (앞줄 왼쪽부터) 이규호·김성진·김경록·장지원 교수와 (뒷줄 왼쪽부터) 김우석·최영은·정재원·박지호 연구원. (UNIST 제공) | ||
초절전 3진법 금속-산화막-반도체(Ternary Metal-Oxide-Semiconductor)가 세계최초로 구현됐다. 초절전, 고성능, 소형화 등을 장점으로 내세운 3진법 반도체를 통해 AI, 자율주행, IoT(사물인터넷), 바이오칩, 로봇 등 4차 산업혁명의 핵심 기술 발전에 크게 영향을 미칠 것으로 보인다.
울산과학기술원(UNIST)은 전자전기컴퓨터공학부 김경록 교수 연구팀이 초절전 3진법 금속-산화막-반도체(Ternary Metal-Oxide-Semiconductor)를 세계 최초로 대면적 실리콘 웨이퍼에서 구현했다고 17일 밝혔다.
반도체 업계에서는 대규모 정보를 빠르게 처리할 수 있는 고성능 반도체를 위해 반도체 소자의 크기를 줄여 집적도를 높여왔다. 또 현재 2진법 기반의 반도체에서 정보를 처리하는 시간을 단축하고, 성능을 높일수록 증가하는 소비전력을 줄이는 문제를 해결하기 위해 고민했다.
‘3진법 반도체’는 이같은 문제들을 해결하는 방법으로 주목받았다.
김경록 교수 연구팀이 개발한 3진법 반도체는 0, 1, 2 값으로 정보를 처리한다. 그만큼 처리해야 할 정보의 양이 줄어 계산 속도가 빨라지고, 그에 따른 소비전력도 적다. 반도체 칩 소형화에도 강점이 있다.
예를 들어 숫자 128을 표현하기 위해 2진법으로 8개의 비트(bit·2진법 단위)가 필요하던 것과 달리 3진법으로는 5개의 트리트(trit·3진법 단위)만 있으면 가능하다.
반도체 소자의 크기를 줄여 단위면적당 집적도를 높여 급격히 증가하는 정보를 효과적으로 처리하려면 소자의 소형화로 인한 양자역학적 터널링 현상이 커져 누설 전류가 증가한다. 이에 따른 소비전력도 증가할 수밖에 없다.
연구팀은 발상을 전환해 누설 전류를 반도체 소자에서 정보를 처리하는 상태를 구현하는 데 활용했다. 누설전류의 양에 따라 정보를 3진법으로 처리하도록 구현한 것이다.
이번 연구를 통해 산업계에서 활용되고 있는 반도체 공정에서 3진법 반도체를 구현해 상용화에 대한 기대감이 높아졌다.
김경록 교수는 “기존의 2진법 단도체 소자 공정 기술을 활용해 초절전 3진법 반도체 소자의 집적회로 기술을 구현했을 뿐만 아니라, 대면적으로 제작돼 3진법 반도체 상용화 가능성까지 보여준 데 큰 의미가 있다”며 “기존 2진법 시스템 위주의 반도체 공정에서 3진법 시스템으로 메모리와 시스템 반도체의 공정, 소자, 설계 등 전 분야에 걸쳐 미래 반도체 패러다임 변화를 선도할 것”이라고 말했다. 이어 “3진법 반도체는 앞으로 4차 산업혁명의 핵심인 AI, 자율주행, 사물인터넷, 바이오칩, 로봇 등 기술발전에 있어서도 큰 파급 효과가 있을 것”이라고 기대했다.
이번 연구는 2018년 9월 삼성미래기술육성사업 지정테마로 선정돼 삼성전자의 지원을 받아 이뤄졌다. 삼성전자는 김경록 교수팀의 연구지원을 위해 파운드리 사업부 팹(FAB)에서 미세공정으로 3진법 반도체 구현을 검증하고 있다.
이번 연구 결과는 15일(영국 현지시간) 세계적 학술지 ‘네이처 일렉트로닉스(Nature Electronics)’에 발표됐다.
한편 삼성미래기술육성사업은 국가 미래 과학기술 연구지원을 위해 2013년부터 10년간 1조5,000억원을 지원하고 있으며, 현재까지 532개 과제에 6,826억원을 집행했다.